2022.09

自 2008 年以來，在電機系電腦網路與系統實驗室師生共同努力下，配合教育部「教學卓越計畫」，建置「數位邏輯與晶片設計共構實驗室」之相關軟硬體設施，期能打造一個高效能、整合性且具一致性的校園運算環境。透過此一共構平台，讓每一位中原大學的學生，無論身處校園內任何一間電腦教室、使用任何一部校內電腦，皆可透過同一組帳號密碼登入個人專屬的家目錄，延續先前儲存的資料，在一致的計算環境中使用所需之應用軟體與專業工具，完成教師所指定的課業與專題設計；同時，整體系統架構亦確保運算效能不因使用人數增加而有所降低，充分支援多使用者並行之教學與研究需求。

配合國家半導體科技發展政策與國科會推動之半導體關鍵人才培育目標，我們透過熱心校友的慷慨捐助與長期支持下，持續強化「積體電路設計共構實驗室」，建構具前瞻性與高度延展性的高效能運算資源與專業設計環境，作為培育半導體上游研發人才之核心基礎設施。 學生不僅能在校內習得扎實的專業知識與實務技術，更能與國內積體電路（IC）設計產業需求無縫接軌，並進一步拓展至國際層次，提升中原大學在積體電路（IC）設計教育與研究領域的能見度與影響力，逐步實踐「在地培育、國際接軌」的人才養成願景。

積體電路（IC）設計為半導體產業價值鏈上游之關鍵核心技術，亦是先進製程、系統晶片（SoC）及高效能運算應用的重要支撐。以生醫訊號分析系統晶片設計為例，學生透過 MATLAB 進行系統模擬與架構驗證，確認設計參數後，再進入硬體實作階段，逐步完成從功能驗證到實體實現的完整設計流程。在此過程中，學生需長時間使用多套先進的電腦輔助設計軟體（EDA Tools），進行大量模擬與跨階段驗證，對運算效能、系統穩定度與資料整合能力皆有高度需求。「積體電路設計共構實驗室」所建構之教學與研究環境，完整支援自系統層級至電路實現的設計流程，涵蓋演算法建模、系統模擬、高階硬體描述語言（HDL）設計、邏輯合成、FPGA 原型驗證、標準元件庫（Cell-based）佈局繞線、時序與功耗分析，並可延伸至全客製化（Full-Custom）電路設計與晶片下線，全面對齊國內 IC 設計產業之實務研發流程。

本共構實驗室亦同步擴充高效能運算與共構式運算平台，使學生無論身處校園內任何一間電腦教室、使用任何一部校內電腦，皆可透過單一帳號登入個人專屬的家目錄，在一致且穩定的計算環境中，延續既有資料與設定，使用所需的專業軟體與工具完成課業與專題設計，且系統效能不因使用人數增加而降低，充分支援高強度、多使用者並行之教學與研究需求。

共構實驗室之設備與環境升級，將有效提升教學與研究能量，使學生在校期間即能累積接近產業實務之 IC 與 SoC 設計經驗，培養具備系統整合能力與研發即戰力之專業人才。本實驗室也作為院內產學合作與實務導向研究的重要平台，配合國科會半導體相關研究計畫與產業需求，培育具前瞻視野與自主研發能力之高階 IC 設計人才，進一步強化我國半導體產業之長期競爭力，落實國家關鍵科技人才在地培育之政策目標。

共構實驗室特色：